CMOS電路的輸入阻抗高有利于并行連接多個器件？
信息來源：本站 日期：2017-08-30
輸入阻抗高
由于柵氧化膜與硅襯底絕緣，所以CMOS的輸入具有十分高的輸入阻抗。實踐的CMOS器件中，輸入級裝備有維護電路（維護二極管或維護MOS晶體管），這些器件通常是反向偏置的，所以具有幾十MQ以上的輸入阻抗。不淪怎樣，與雙極IC相比，具有十分高的輸入阻抗。關于交流來說，MOS晶體管的柵極能夠等效為平行板電容器的電極，所以具有幾pF的電容暈。圖10.17示出它的等效電路。
如圖10. 18所示，輸入阻抗高有利于并行銜接多個器件（增加扇出）。雙極器件串，扇出數(shù)經(jīng)常遭到限制。而對手CMOS，假如只思索傳輸延遲時間，能夠自在地銜接。這有助于削減邏輯電路的冗余度／高效率的設計。
另外，如圖10.19所示，能夠外接電容器或電阻，構(gòu)成大經(jīng)常數(shù)定時電路／延遲電路。這種狀況下，不是運用大容量的電容器，而是調(diào)整電阻以到達需求的經(jīng)常數(shù)。經(jīng)過CMOS的輸入電容和選擇外接的電阻值，能夠構(gòu)成簡易的定時電路／延遲電路。但是需求留意遲緩的輸入信號存在有潛在的費事，這個問題后面還談判論。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關注”
長按二維碼識別關注
